Electrónica Digital

Bajar el silabus >.

Cronograma

 05/09 Códigos y puertas lógicas. Mat.
 07/09  Aula práctica 1.
 08/09  Códigos y puertas lógicas.
 12/09  Álgebra de Boole y simplificación.
 14/09  Aula práctica 1. (Aula normal)
 15/09  Álgebra de Boole y simplificación.
 03/10  Dispositivos lógicos programables.  >
 10/10  Decodificadores.  >
 12/10 Aula práctica.  >
 13/10 Codificadores.
 17/10 Examen parcial 1.
19/10  Aula práctica.
 20/10  Multiplexadores e Demultiplexadores >
 24/10 Latches.

Simulador de circuitos digitales LOGISIM http://www.cburch.com/logisim/.

Simulador de circuitos analógicos LTSPICE IV http://www.linear.com/designtools/software/.

 

 

 26/10    Aula práctica (multiplexadores).
 27/10  Aula de revisión de prueba.

Tiempo destinado para resolución de la prueba.

31/10  Aula de revisión de prueba.
 24/11 Lista de ejercicios.

Problemas de los capítulos (libro).

Capítulo 6.

Capítulo 7.

Capítulo 9.

>

>

 

 

 

 05/12 Examen parcial 2.

Notas de los exámenes parciales 1 y 2 (oficial, lo que irá en el registro).

Entrega de examen y revisión: viernes 09/12 a las 14:00 h.

>

>

 

 12/12 Examen sustitutorio de 9 a 11 h.

Solo se podrá sustituir un examen parcial. Habrá dos tipos de pruebas con relación al contenido de cada parte del curso.

Notas finales de teoría (T) (descargar)

Notas finales de prácticas (P) (descargar)

OBS. Exijan a los profesores Ing. Malaga y Ing. Salazar sus notas ya que debo calcular la evaluación continua EC1 e ingresar la misma en la semana del 19 al 23 del presente mes.

 19/12 Revisión de notas. (ultimo día de aula). 100%.
2-6/01 Aula de revisión 1: Inversor CMOS.

Material de lectura. (descargar)

Material adicional.

9-13/01 Aula de revisión 2: Proyecto de puertas lógicas combinacionales en CMOS.

Material de lectura (descargar).

Material adicional .

16-20/01 Aula de revisión 3: Proyecto de circuitos lógicos secuenciales.

Material de lectura.  (descargar)

Material adicional.

23-27/01 Registro de notas.